• ビジネス
  • xTECH
  • 医療
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版
  • 日経BP
日経テクノロジーonline SPECIAL

第3回 姿を見せた革新的開発環境 新世代プログラマブル・デバイス向け開発環境 10年先を見据えた先進機能をいち早く搭載

プロセス技術が20nm代に突入したのを契機に、システムの中核を担うデバイスとしての存在感を高めているプログラマブル・デバイス。こうしたデバイスに向けた新しい開発環境として、多くの機器設計者が注目しているのがザイリンクスの「Vivado Design Suite」である。プログラマブル・デバイスの10年先を見据えて開発されたVivado Design Suite には、システムを効率よく実装するための先進的な技術がいち早く採用されている。

査錚氏
ザイリンクス
マーケティング部 プロダクトマーケティング スペシャリスト

「Vivado™ Design Suite」(以下、Vivado ツール)は、28nm以降のプロセスを使ったザイリンクスのプログラマブル・デバイスを対象にした開発環境である。2012年10月時点でサポートされるデバイスは、「Artix™-7」「Kintex™-7」「Virtex®-7」の三つのファミリからなるFPGA「7シリーズ」と、英ARM社のハードウエアCPUコアとプログラマブル・ロジックを結合した新デバイス「Zynq™-7000 All Programmable SoC」である。

プログラマブル・デバイスの進化の10年後を見据えて設計したというVivado ツールは、これまで同社が提供してきた開発環境「ISE Design Suite」を改良したものではなく、基本コンセプトの段階から見直して新たに開発したものだ。「Vivado ツールは、IC レベルでの設計ツールの枠を超えた、システム レベルの統合デザイン環境を提供し、ツール間でメモリ共有が可能な拡張モデルと共通のデバッグ環境をベースに構築されています。4年以上にわたって500人/年ものリソースを投入。さらに100社を超える企業がベータ版を12ヶ月にわたって評価し、設計のブラッシュアップを図りました」(同社マーケティング部 プロダクトマーケティング スペシャリストの査錚氏)。

図1 最大で4倍の生産性向上
[画像のクリックで拡大表示]

同社が28nmプロセスを採用したプログラマブル・デバイスを製品化したタイミングで、開発環境を刷新した大きな理由は、28nmプロセスの導入を境に、機器設計におけるプログラマブル・デバイスの役割が大きく変わることがある。具体的には、集積規模が飛躍的に大きくなることで様々な機能を一つのデバイスに実装することができるようになる。例えば、Virtex-7ファミリには、200万ロジックセルと業界随一の規模を誇る品種がある。Siインターポーザの上に複数のFPGAスライスを並べて一つのパッケージに実装する同社独自の3次元実装技術「スタックド シリコン インターコネクト (SSI) テクノロジ」を使って実現したデバイスだ。これほどの数のロジックセルがあれば、特定の機能を実装するだけでなく、デバイス上に一つのシステムを実現することが可能になる。つまり、プログラマブル・デバイスは、特定の機能をプログラミングによって実現するデバイスから、システム全体をプログラミングできるプラットフォームへと変貌しようとしているわけだ(図1)。

新時代に向けて開発環境を刷新

大橋千春氏
ザイリンクス
ツールメソドロジーアプリケーション部 スタッフエンジニア

同社が「All Programmable デバイス」と呼ぶ、こうした新世代のプログラマブル・デバイスを、既存の開発環境で扱おうとすると、システム・レベル設計およびインプリメンテーションのそれぞれにおいて様々なボトルネックが浮上する。「例えば、システム・レベル設計については、IPの再利用が不可欠です。ところが、再利用したときにIP間のインタフェース回路の調整が必要になるなど、必ずしも効率よく再利用できないのが現状です」(同社ツールメソドロジーアプリケーション部 スタッフエンジニア 大橋千春氏)。このほかにも、RTL(Register-TransferLevel)レベルのアルゴリズムIPの統合。ロジック回路、DSP、プロセッサ、インタフェースなどが混在するシステムの統合、ブロック単位だけでなくシステム全体の検証など、大規模化にともなう様々な課題を解決する仕組みが必要になる。

インプリメンテーションについても、階層構造を採用したデバイスへの対応、マルチドメインおよびマルチダイを採用したデバイスに合わせた物理的な最適化、大規模化した回路のタイミング・クロージャの実現、設計後半の ECO (Engineering Change Order) および変更によって生じる検証作業の効率化など、多くのボトルネックが浮上する。これらのボトルネックを解消し、All Programmableデバイスを効率よく活用できる環境を提供するのがVivado ツールである。

高速化を図って生産性向上に貢献

Vivado ツールには、システム・レベル設計(インテグレーション)とインプリメンテーションの大きく二つの環境が組み込まれている。システム・レベル設計のための環境は、システム統合機能のほか、機能検証のための論理シミュレータ、高位合成ツール、グラフィカルなインタフェースを使ってIP-XACT形式のIPコアの組み合わせを定義できる機能、任意のIPコアをIP-XACT形式に変換する「パッケージャ」などを備えている。

図2 Vivado Design Suite の優れた設計結果
[画像のクリックで拡大表示]

高位合成ツールは、同社が2011年に買収した米AutoESL Design Technologies, Inc.の技術を採用した。新たに開発した論理シミュレータ「Vivado Simulator」は、従来のISE Design Suiteに搭載されていたシミュレータ「ISE Simulator (ISim)」の3倍の処理速度を発揮する。「規格化されたIPを利用することで、IPを組み合わせたときに生じる様々な手間が省けます。このため効率よくシステムを構成できるでしょう。しかも、パッケージャを利用することで、サードパーティやユーザー自身のIPなど任意のIPがこのプラットフォームで利用できるようになっています」(大橋氏)。この環境を活用することで、システム・レベル設計に要する作業は、従来の開発環境に比べて最大4倍の速さで進めることができる。(図2)

部分的なコンパイルが可能に

インプリメンテーションの環境には、新たに開発した論理合成ツール配置配線ツール、タイミング・クロージャなどが組み込まれている。論理合成ツールの処理速度を同社従来ツールの3倍~15倍に高めるなど、高速化に向けた工夫が随所に施されており、インテグレーションにかかる作業の処理能力は従来に比べて最大で4倍以上にもなる。部分的にコンパイルできる「パーシャル・リコンフィグレーション」が実施できるようになっているので、設計変更が生じたときにシステム全体を再コンパイルしなくても済むようになっているのも見逃せない特長だ。この機能を利用することによって、設計修正にかかる作業を従来環境の2.5倍に高速化できる。ECOを実施する際の処理時間を大幅に短縮することが可能だ。

多次元解析に対応した配置エンジン

図3 多次元解析に対応した配置エンジンの効果
[画像のクリックで拡大表示]

従来のデザイン ツールには、1 次元のタイミングドリブン配置配線エンジンが使用されていたが、Vivadoツール用に多次元解析に対応した最新の配置エンジンを開発した。これによりタイミングだけでなく、配線の長さや密集度を考慮してレイアウトの最適化を行うため、ランタイムを大幅に短縮でき、メモリをインプリメントするのに必要な容量も削減できる。その結果、さらに多くのロジック ファンクションやオンチップ メモリの追加や、より小型のデバイスへ移行することが可能になる(図3)。

こうした多くの利点をもたらすVivado ツールには、統合開発環境とソフトウエア開発キットで構成された無償ダウンロード版の「WebPACK」、これに検証とデバッグ機能を追加した有償の「Design Edition」、さらに高位合成機能やSystem Generator for DSP も加えた有償の「System Edition」の3製品がある。2012年12月までに、すべての製品の提供が始まる。

同社は、新たな開発成果を反映すると同時に、市場のニーズを採り入れる形で、今後も継続してVivado ツールの機能を強化する考えだ。「2013年をメドに、C言語やRTLへの対応を加速させます、システム・レベルの機能統合に向けた機能も強化する予定です」(査氏)。新時代のプログラマブル・デバイスの可能性を最大限に引き出す次世代開発環境Vivado ツールは、市場のニーズを先取りした革新的な製品の開発に挑む技術者にとって強力な味方といえそうだ。

Zynq-7000 All Programmable SoC へのフルサポートは2013年より

お問い合わせ