日経 xTECH Special 日経 xTECH 日経 xTECH Special

InfineonのSiCとIGBT

インフィニオンが実現するSiC MOSFETの信頼性
SiC MOSFETの効果的な応用開発、
性能と信頼性のトレードオフの見極めが鍵
Peter Friedrichs氏
Infineon Technologies AG Senior Director

インフィニオン テクノロジーズは、2017年にトレンチ型SiC MOSFET「CoolSiC MOSFET」の量産を開始した。既に太陽光発電やEVの充電ステーションなどで活用され、効率向上や小型・軽量化、システムコストの低減に貢献している。利用実績が増えるとともに、SiCパワー半導体をより広範な応用に活用しようとする機運が急速に高まっている。ただし、SiCパワー半導体は、技術的には発展途上の段階にあり、性能と信頼性・堅牢性・生産性の間にあるトレードオフを十分に理解して応用を考える必要がある。SiC MOSFETの信頼性向上に対する方策と、その活用にあたっての留意事項を、Infineon Technologies AG Senior Director Peter Friedrichs氏が解説した。


 SiC MOSFETを活用して、電力効率の向上や機器・設備の小型化、システムコストの削減に成功した例が次々と登場している。例えば、太陽光発電に応用した例では、インバーターを構成する半導体のコストは上がったものの、リアクトルやキャパシタなど周辺部品の小型化と削減の効果で、トータルコストが15〜20%削減できたという報告がある。また、EV用充電ステーションに応用した例では、既存設備と同じスペースに、より大容量化した充電設備を組み込むことに成功している。

 こうしたSiCパワー半導体の利用実績を通じて、その効果が広く認知されるようになった。そして、先行事例と同様の効果を狙って、大電力を扱う用途に活用しようとする動きが活発化している。ただし、SiCパワー半導体の潜在能力は極めて高いが、効果的に応用を開拓するためには、「性能と信頼性・堅牢性・生産性の間にはトレードオフの関係があることを理解して、活用法の検討やデバイス特性の作り込みを行う必要があります」とFriedrichs氏は言う()。

図 SiC MOSFETの有効活用では、性能と信頼性・堅牢性・生産性の間でのバランスの考慮が重要に
[画像のクリックで拡大表示]

SiC固有の課題

 SiCパワー半導体は発展途上のデバイスであり、あらゆる応用において性能と信頼性・堅牢性・生産性に対する要求のすべてを満たす完璧なデバイスはまだ存在しない。供給されるデバイスの特性を見極めた応用開発、もしくは応用で求められる技術要件に合ったデバイスの作り込みが必要になる。Friedrichs氏は、SiC MOSFETの開発を通じて得た最先端の知見を基に、Siパワー半導体とは異なるSiCパワー半導体固有の信頼性向上の難しさを解説した。

 パワー半導体の利用に際して発生する信頼性に関わる現象は2つに大別できる。1つは、経時故障を起こす、TDDB(Time Dependent Dielectric Breakdown)など経時破壊現象。もう1つは、動かしている間にしきい値電圧などの特性が徐々に変動する、BTI(Bias Temperature Instability)といった劣化現象である。パワー半導体の開発では、こうした経時破壊現象や劣化現象の発生を一定基準以下に抑えながら、オン抵抗の低減といった性能向上を目指すことが求められる。

 SiCパワー半導体を開発する際には、Si系とSiC系では性能や信頼性に関わる現象に違いがある点に留意する必要がある。特に、MOSFETの性能と信頼性に大きな影響を及ぼすゲート酸化膜において、Siよりもバンドギャップが広いこと、素子耐量が高いこと、欠陥密度が高いことに留意してデバイス構造の設計や製造プロセスの開発を進める必要がある。これらはいずれも、Si系のMOSFET開発ではそれほど神経質に考える必要がなかったことだ。

 SiCではバンドギャップが広いため、酸化膜を通したトンネル電流が流れやすく、Siよりもゲートでのリーク電流が大きくなる。ただし、バンドギャップが違っても、破壊電界が変わることはない。経時破壊を起こすTDDBは、トンネル電流の量ではなく、電界によって決まるため、信頼性には直接影響しない。

 一方、SiCでは素子耐量が大きいことによって、破壊電界が高まる。特に、ゲート酸化膜近辺での電界が高く、中でも素子構造中の形状がカーブしている領域でさらに高まる。これに起因するTDDBの発生を避けるには、酸化膜下に深いp型領域を形成し、エピ層の膜厚を厚くし、ブロッキングモードでの負のゲート電圧を抑制する必要がある。しかし、こうした対策は結果としてオン抵抗を上げてしまい、性能と信頼性を同時に高めることは難しい。

 また、SiCではSiよりも欠陥密度が高いため、早い段階でゲート酸化膜が壊れてしまう。基板中の結晶欠陥があると、たとえ完璧なゲート酸化膜を形成しても、局所的な酸化膜厚のばらつきを生じ、そこでTDDBの発生確率が早まる。結晶欠陥によるゲート酸化膜の破壊確率を1%以下に落とす技術は現時点で存在せず、多くの応用で求められる1ppmや10ppmといったレベルを目指す必要がある。

デバイス内の現象に着目して対策

 Siベースに比べて、SiCベースのパワー半導体の性能と信頼性を同時に高めることは、なかなか難しい。しかし、SiCパワー半導体の活用に期待する応用は増える一方で、その中にはクルマのように高度な信頼性が求められる応用もある。技術的な困難を抱えながら、SiCパワー半導体の活用を広げていくためにはどうしたらよいのか。Friedrichs氏は、ゲート酸化膜での破壊現象発生の抑制、MOSチャネルでの性能向上、BTIの抑制という3つの切り口から、インフィニオンが採る方策を紹介した。

 まず、ゲート酸化膜の信頼性を高めるには以下の4つのアプローチからの方策を採っているという。第一に、ウエハーの欠陥密度、プロセス起因の欠陥密度を継続的に改善していく。第二に、ブロッキングモードにおけるゲート酸化膜の電界を抑制すること。第三に、オン状態でのゲート酸化膜の電界を抑制すること。第四に、電圧スパイクの発生を抑制すること。ただし、これらだけでは十分ではないため、電気的なスクリーニングを実施して、問題を抱える個体の排除が重要になるようだ。

 MOSチャネルの性能向上では、チャネル抵抗の5割を占めるオン抵抗に着目。オン抵抗を決めるパラメーター1つひとつに目を配る。信頼性を損なったり、スイッチング損失の増大を伴う対策を除外し、最終的にチャネル移動度を高める方法に注力しているという。その実現にはMOS界面の品質向上が不可欠であり、酸化膜形成後にNO(一酸化窒素)を使った処理を施し、点欠陥をNでふさいで劣化を抑制している。

 BTIの抑制では、SiCの場合に特に大きな影響を及ぼすMOS界面の界面準位の挙動に着目。加速試験やシミュレーションによって、デバイスの利用状況による変動を予測し、設計マージンに組み込んでいる。

 利用するデバイスの特性と応用で求める技術要件をいかにすり合わせるかが、SiCパワー半導体の効果的活用の成否を決める。「インフィニオンでは、劣化モデルを作成し、デバイス設計・レイアウト・製造技術開発などを工夫することで、応用ごとに性能と信頼性・堅牢性・生産性のバランスを取ることができる体制を整えています」とFriedrichs氏は言う。

お問い合わせ