日経テクノロジーonline SPECIAL

スイッチング電源設計の勘所 カギは寄生成分の正確な把握

スイッチング周波数を高めて電源回路の小型化や高効率化を図る設計者は多い。だが、むやみな高周波化は、ノイズやサージを発生させ、回路動作の安定を損なう恐れがある。パワーエレクトロニクス・サミット2016で登壇したキーサイト・テクノロジー EDAソリューション統括部の佐々木広明氏は、こうした問題を回避するうえでプリント基板の寄生インダクタンスの正確な把握が重要だと指摘。具体的な設計と検証の方法を解説した。

[画像のクリックで拡大表示]

 スイッチング電源を設計する際、小型キャパシタを選択できるようにスイッチング周波数を高くする手法は広く使われている。高効率化のためにスイッチング波形の立ち上がりを急峻にする設計者も多い。実は、これらアプローチは、安定動作という面ではリスクを生む。出力にノイズが乗ったり、サージが増大したりする可能性が高まるからだ。

 ノイズやサージは設計段階で対策するのが望ましい。つまり出力波形をシミュレーションによって確認し。許容できないようなノイズやサージが発生する可能性を事前に洗い出す。だが、シミュレーションで回路の動作を完全に再現できるわけではない。後で想定外のノイズやサージが発生することもある。こうした場合、設計の手戻りが発生する。

 回路シミュレーションで実機と同じ結果が得られない理由について佐々木氏は、基板配線の寄生インダクタンスの影響が無視できなくなってきたことを挙げた。電流が変動すると、基板の寄生インダクタンスによる電圧変動(リップル電圧、サージ電圧)が大きくなる。さらに同じ配線長のパターンでも、配線の引き回しによって寄生インダクタンスが変化するので、これとともに回路のふるまいも変化する。「シミュレーションの精度を上げるには、デバイスのふるまいを正確にモデル化する必要があります。ところが配線の寄生インダクタンスが正確にモデル化されていないのが現状です」(佐々木氏)。

対策すべき部分を可視化

 基板の実物が存在する場合には、ネットワークアナライザーを利用して、Sパラメーターを測定し、寄生インダクタンス成分を求めることができる。ただし近年では、設計段階で回路動作を検証するフロントローディングを導入する現場が増えている。この場合、実機がない状態で電磁界解析などによって寄生インダクタンスを求める必要がある。このとき、基板全体のSパラメーターを取得し、電磁界の分布を可視化すれば、回路の動作を解析できる。どの部分で寄生インダクタンスの影響によるノイズが発生しているのかも分かる(図)。「ここまでできれば設計の上流で適切な対策ができるでしょう」(佐々木氏)。

図 電磁界解析でモデル化した基板の回路シミュレーション結果
[画像のクリックで拡大表示]
お問い合わせ