日経テクノロジーonline SPECIAL

日本アルテラ

ADASを発展させ、自動運転を実現するためには、センサーから取り込んだ莫大な情報を迅速に処理できる高度な半導体チップが欠かせない。ただし、高性能なマイコンを使えば簡単に対応できるという状況ではなくなっている。解決策として期待を集めているデバイスがFPGAだ。日本アルテラ シニアFAE マネージャーのブラッド・カデット氏が、ADASや自動運転でのFPGAの適性を解説し、東京工業大学などと共同で進めてきたステレオビジョンのFPGA向けIPの開発の成果を報告した。

ブラッド・カデット氏
日本アルテラ
シニア FAE マネージャー

自動運転が活用される時代が、すぐそこまで来ている。2020年には、高速道路など特定状況での自動運転が、実用化される可能性が高い。ただし、そこに至るまでには、現在のADASの技術をより一層高度化する必要がある。自動運転の実現に向けて、技術は絶え間なく変化し続ける。こうした中、FPGAは、最新の技術を最も効果的なかたちで実装することで、自動運転を支える役割を担う。

ADASの機能を実現するためのシステム・アーキテクチャを、自動車内での処理分担という視点から分類すると、次のような3つに大別できる。1つ目は、自動車の要所に配置したセンサーの近くに小さなマイコンを配置して、処理を実行する分散型アーキテクチャだ。様々な車種の仕様に合わせてセンサーを選択可能であり、より柔軟な組み合わせが可能になる。その半面、配線が複雑になりやすい。2つ目は、各センサーから集めた全てのデータを高性能なメインECUで実行する集約型アーキテクチャ。処理を実行するチップには、高機能なSoCやGPUを使う。車種間でハードウェアの構成を共通化できる長所があるが、一方で車種によってはオーバースペックになってしまう可能性もある。そして、3つ目が、これまでの2つの中間に位置する、部分集約型アーキテクチャ。専用ASSPやSoCで処理を行うことになる。

FPGAは、こうした3つのシステム・アーキテクチャすべてに対応することができる。しかも、他のデバイスでは替えることが出来ない固有の特長も備えている。デュアル・コアのARMプロセッサーをハードIPで搭載し、ソフトウェアで実現する機能も搭載できる製品も用意されている。

FPGAならば厳しい要求を満たす

ADASの技術開発には、以下の様な特徴がある。機能を実装するチップの選択では、これらの点に留意する必要がある。

まず、ADASは発展途上の技術であり、よりよい技術が次々と登場する状況がしばらく続く。車載システムの中では開発サイクルも4年以下と短い。次にプロセッサーを使ったソフト処理だけでは、ADASの実現に向けた要求を満たすことができない。増え続けるデータの処理量、低消費電力、低コストを同時に満たす必要がある。最後に、システム・コストの低減と機能安全を両立させなければならない。ADASの機能の実現だけではなく、ISO26262や車載品質への対応も必須になる。

「こうした条件をすべて満たすチップがFPGAです」(カデッド氏)と言う。FPGAは、プログラムを書き込むことによって、最も適した構成のハードを、並列処理を駆使して構成することができる。

しかも、ハードを実現するチップでありながら、ソフトで機能を実現しているのと同等の柔軟性を備えている。このため、その時点で最適な技術を迅速かつ柔軟に取り込むことができる。技術開発の過程で、より複雑な処理をする必要が生じた場合にも、同一のパッケージで規模を大きくできるスケーラビリティで対応できる。

加えて、最適な規模のチップを選択すれば、システムを構成する処理を、過不足無くひとつのチップに収められる。前述したように、ソフトで実現すべき機能も取り込むことが可能だ。機能安全にもいち早く対応しており、トータルなシステム・コストを低減できる。

車載システムでの利用先は多い

FPGAは、車載システムを構成するチップとして、既に豊富な実績がある。アルテラは、ローコストの製品からハイエンドの製品まで、あらゆる品種でAEC-Q100に対応したオートモーティブ・グレードの品質の製品を提供している。車載システム用としての累積出荷実績は、4000万個以上に達している。2005年には欧州のティア1が走行安全装置に、2007年には国内のアフター市場向けの機器メーカーがリアビュー・カメラに、2009年には国内ティア1が全方位カメラに、2012年には欧州ティア1がナイトビジョンに、それぞれアルテラのFPGAを採用した。

ADASにおけるFPGAの活用例をいくつか挙げる(図1)。

図1●ADAS関連でのFPGAのアプリケーション
[画像のクリックで拡大表示]

まずはビジョン・システム。具体的には、前方単眼カメラやステレオカメラ、全周囲カメラなどのアプリケーションである。センサーから取り込んだ映像データの処理、物体検知、物体認識、画像補正・歪補正、ECU間通信などの処理をFPGAで実行できる。アルテラの製品では、「Cyclone V SoC FPGA」やフラッシュ・プロセスの採用で外部のプログラム格納用メモリーを不要にした「MAX 10 FPGA」を用いる。

次はレーダー。短距離や長距離いずれのレーダーにも応用できる。レーダー信号処理のアクセラレータとしての処理などを実行する。MAX 10 FPGAの利用が適している。そして、レーダーやカメラなどを併用するセンサー・フュージョン・システム。センサー信号処理や画像処理をCyclone V SoC FPGAで実行できる。さらに、車車間通信、路車間通信では、ECC暗号処理エンジンをMAX 10 FPGAで構成できる。

FPGAに最適化したIPを開発

姫野 呂裕氏
富士ソフト
ソリューション事業本部
エンベデッド コア テクノロジー部 課長

日本アルテラは、東京工業大学の実吉敬二 准教授の研究室、富士ソフトと共同で、ステレオビジョンの処理をFPGAで効率よく実行するIPを開発した。その概要を、富士ソフト ソリューション事業本部エンベデッド コア テクノロジー部 課長の姫野呂裕氏と一緒に報告した。

ステレオビジョンでは、取り込んだ画像データを基に、補正・校正、ステレオ・マッチング、物体検知、物体追跡などの処理を行い、車両を制御するために必要な周辺状況の情報を出力する。共同開発では、「Cyclone V SoC FPGA」上に前述した機能すべてを実装するためのIPを、東工大が考案したアルゴリズムを基に開発している(図2)。補正・校正、ステレオ・マッチングのIPは日本アルテラが、物体検知のIPは富士ソフトがFPGAファブリックにハードの機能を書き込むIPとして開発。一方、物体追跡のIPは、「ARM Cortex-A9 dual core」上で実行するソフトとして、富士ソフトが開発している。

図2●共同開発しているステレオビジョンのFPGA向けIP
[画像のクリックで拡大表示]

IPは既に完成しており、「東工大のアルゴリズムを使うことで、なるべく少ない回路規模、低コスト、低消費電力で、実用性の高いステレオビジョンを実現できました」(姫野氏)と言う。1280×720画素、毎秒30フレームで取り込んだ画像を、リアルタイムで処理する性能を備えている。これら3つのIPを合わせたFPGAのリソースは22,822ALM(ロジックエレメント換算では5万7000個分)、メモリーが2.2Mビットとなる。2014年12月初旬には、FPGAに開発したIPを付け、ステレオビジョンを開発するために必要なものを全て1パックにした評価キットを発売する予定である。

お問い合わせ
  • 日本アルテラ株式会社


    〒163-1332 東京都新宿区西新宿6-5-1  新宿アイランドタワー32階
    TEL 03-3340-9480
    URL http://www.altera.co.jp/