日経テクノロジーonline SPECIAL

【日本シノプシス】ソフト開発着手の「シフトレフト」をバーチャルプロトタイピングが実現

日本シノプシスは「機能・情報安全が重要視される車載システムにおけるソフトウェア開発の効率化」と題して「Automotive Technology Forum 2014 autumn」(2014年11月25日開催)で講演し、ソフトウェア開発着手を前倒しする「シフトレフト」という考え方を提唱した。実ハードウェアを仮想的に構築するバーチャルプロトタイピング、FPGAベースの開発環境、および各種のIPを通じて、顧客の「シフトレフト」を支援する。

中野 淳二氏
日本シノプシス
技術本部
システムレベル・ソリューションズ
FAEマネージャ

講演の前半では中野氏が登壇して、バーチャルプロトタイピングと開発効率について説明した。

車載ソフトウェアを含むソフトウェア一般の共通課題として、開発規模の増大や複雑化が進んでいるが、そのような背景のなかでシノプシスが提唱しているのが「シフトレフト(shift left)」である(図1)。すなわち、ソフトウェアの開発着手の工程を線表のできるだけ左側に移していこうという考え方だ。

図1 バーチャルプロトタイピングによって、ソフトウェア開発着手を前倒しする「シフトレフト」を実現
[画像のクリックで拡大表示]

「シフトレフト」を実現する手段がバーチャルプロトタイピングである。SoCやマイコンなどを含めたすべてのハードウェアをコンピュータ上に仮想的に構築して、ソフトウェアの開発着手を前倒ししようという狙いである。実機で発生するイベントも忠実に再現できるため、実ハードウェアの完成を待たずにソフトウェアの開発とテストを進めることができる。

また、バーチャルプロトタイピングはソフトウェア開発の効率化だけではなく、最近ではハードウェアを含むシステム全体の品質向上にも効果があるという認識が広まっていると中野氏は述べた。「本来のハードウェア設計部隊とは別の部隊がハードウェア仕様書にもとづいてハードウェアモデルを開発することになるため、違う視点が入り、ハードウェア側の問題を早期に特定できるようになり、結果として品質向上につながっていく」(同氏)。

バーチャルプロトタイピングの応用形態がバーチャルHILS(Hardware-in-the-Loop-Simulation)である。通常のHILSであれば制御対象として実ハードウェアを使うが、バーチャルHILSではECUやCANネットワークなどのモデルでテスト環境を構築できる。

バーチャルプロトタイピングあるいはバーチャルHILSを使うと故障注入も容易になる。ハードウェアが仮想的なモデルで作られているため、任意のタイミングで任意の箇所に故障を発生させることができるからだ。当然ながら再現性も確実である。「故障の再現性の高さを理由に、バーチャルプロトタイピングを導入する顧客もいる」(中野氏)。

マルチコアプロセッサのデバッグが容易なのもバーチャルプロトタイピングの特徴で、タスクをモニタリングする仕組みを使えばAUTOSAR OSの挙動も追跡できる。もうひとつのメリットがリグレッションテストの効率化である。コンピュータリソースさえあれば実ハードウェアを準備しなくても昼夜でテストを実行できる。

パートナーと設計リソースを提供

中野氏は、シノプシスは前述のようなメリットをもたらすバーチャルプロトタイピングに関して20年の実績と経験を持っており、ツール、モデル作成、立ち上げサービスなどを包括的に提供していることを訴求した。また、この分野でトップシェアとなる39%のシェアを獲得していることを調査会社(VDC Research)のデータを引用しながら明らかにした。

車載マイコンのモデルについては、フリースケール・セミコンダクタ、ルネサス システムデザイン、インフィニオン テクノロジーズ、およびARMとパートナーシップを結んでおり、とくにはじめの2 社とは「Center of Excellence」という枠組みの中で、最先端プロセッサの仮想モデルを共同出資で開発し顧客に提供することで合意しているという。

エコシステムとしては、モデル記述言語であるMath Works社のMATLAB/Simulink、ECUネットワークのシミュレーション環境であるベクター社のCANoe、連成シミュレーションプラットフォームであるChiastek社のCosiMateなどをサポートする。

2種類のプロセッサIPを提供

長谷川 浩之氏
日本シノプシス
技術本部
IPフィールド・アプリケーション・ エンジニア

講演の後半では、長谷川氏がシノプシスのソリューションを紹介した。  「ARC EM SEP」は、シノプシス独自のARCプロセッサファミリのうち、ローパワーのARC EMコアに、ロックステップ対応、ECC(誤り検出訂正)、パリティ、ウォッチドッグタイマ、メモリプロテクションユニットなど、機能安全に対応した諸機能を統合した自動車向け汎用プロセッサである(SEPはSafety Enhancement Packageの略)。ASIL-Dを満たすMetaWareコンパイラをサポートし、ISO 26262に対応できるとする。トレーサビリティを実現するドキュメント類も提供される。

「ASIP」は特定用途向けのプロセッサIPである(図2)。アーキテクチャ構造記述言語(nML)を使ってアプリケーションに特化した命令セットをユーザー自らが定義できる。設計したプロセッサ記述を「IP Designer」というツールに与えると、ユーザーが定義した命令セットに対応したシミュレータ、Cコンパイラ、デバッガ、およびRTLコードが出力される。このRTLコードを使ってASICまたはFPGAを開発すればよい。なお、ツールで生成されたRTLコードはロイヤリティフリーで、さまざまな横展開に使える。

図2 アプリケーションに最適な命令セットからユーザーが定義できる、特定用途向けプロセッサ「ASIP」
[画像のクリックで拡大表示]

長谷川氏はASIPと他の方法との比較として、画像認識による歩行者検出ロジックの実装を行った例を示した。パソコン(Intel Core i3プロセッサ)に実装した場合は2フレーム/秒で消費電力は80W、汎用プロセッサでは7フレーム/秒で8W、汎用グラフィックボードでは20フレーム/秒で236Wだったのに対して、28nmプロセスのFPGAに歩行者認識アルゴリズムに特化したASIPを5コア実装したところ、わずか74mWで25フレーム/秒が得られたという。

「ローパワーながらグラフィックボードと同程度のフレームレートが実現できることが実証され、IP Designerによってソフトウェアの開発環境も出力されるため、シフトレフトにもつながる」と長谷川氏は訴求する。

ソフト開発を効率化する開発キット

シノプシスでは不揮発性メモリ(NVM)のIPも提供中である。100万回の書き換えが可能な「AEON MTP EEPROM」、ローパワーの「AEON MTP LP/ULP」、センサーやアナログIC向けの「AEON FTP Trim」を揃える。「これらのメモリIPは、通常のCMOSロジックの製造プロセスのまま実装できるのが特徴で、Automotive Grade 0に対応した製品もある」(長谷川氏)。

IPのインテグレーションやハードウェアおよびソフトウェアの開発プラットフォームとしては「DesignWare IP Prototyping Kits」を提供する。FPGAを使ったプロトタイピングボード「HAPS-DX」、ARCプロセッサのソフトウェア開発キット「ARC Software Development Platform」、Linuxおよびソフトウェアスタック、各種ツールなどで構成されるキットである。FPGAを使うことで、SoCのサンプルを待たずにソフトウェア開発着手のシフトレフトが可能になる。

以上のようにシノプシスは、バーチャルプロトタイピング、FPGAベースの開発環境、およびさまざまなIP群によって、顧客となる機器メーカーの開発と「シフトレフト」を支援していく考えだ。

お問い合わせ
  • 日本シノプシス合同会社


    〒158-0094 東京都世田谷区玉川2-21-1
    二子玉川ライズ オフィス
    TEL:03-6746-3500
    FAX:03-6746-3535
    URL:http://www.synopsys.com/Japan/