日経テクノロジーonline SPECIAL

新世代の組み込みプラットフォーム「Zynq」 高い処理性能と柔軟性を両立

ザイリンクスは、組み込みアプリケーション向けプラットフォーム「Extensible Processing Platform(EPP)」に基づく最初の製品「Zynq(tm)-7000ファミリ」を積極的に展開している。英ARM社のデユアルコア・プロセッサ「Cortex(tm)-A9 MPCore(tm)」を搭載した4品種を用意。高性能を要求される用途を中心に市場を開拓する考えだ。

Zynq-7000ファミリは、同社の最新FPGA「7シリーズ」と同じ、最先端の28nmプロセスを適用した製品だ。「コスト、消費電力、パフォーマンスの観点から28nmプロセスがEPPを実現するうえで良いタイミングだと判断しました」(同社Stéphane Monboisset氏)。

Zynq-7000ファミリのデバイスは、「プロセッシング・システム」と「プログラマブル・ロジック」の二つのブロックで構成されている。動作周波数800MHzのCortex-A9 MPCoreを中心に構成されたプロセッシング・システムには、L1キャッシュ(32Kバイト/32Kバイト)、L2キャッシュ(512Kバイトユニファイド)、各種メモリ・コントローラのほか、USB、CAN、UART、Ethernetなど標準的なインターフェイス回路が実装されている。プログラマブル・ロジックには、プログラミング可能なロジック・セルやブロックRAMのほかに、7シリーズと同様に分解能12ビットで変換速度が1Mサンプル/秒のA-D変換回路が2基ずつ組み込まれている。アナログ入力が必要な機器に搭載する場合、回路の合理化に役立つ。

プロセッシング・システムとプログラマブル・ロジックは、AMBA-AXI4と3000本以上の内部配線で接続されており、二つのブロックの間の帯域幅は最大で100Gビット/秒に及ぶ。I/Oについては、プロセッサ周辺に54本、メモリ・コントローラ―周辺に76本の専用I/Oを用意。さらにプログラマブル・ロジックの領域で350本のマルチスタンダードI/Oをサポートしている。Zynq-7000ファミリには、プログラマブル・ロジックの規模が異なる4品種がある。このうち上位品種のZ-7030とZ-7040 には最大伝送速度12.5Gbpsの高速シリアル・トランシーバーとPCI-Expressインターフェイスが実装されている。

単一基盤で幅広いラインアップを網羅

同社はこれらの製品を、画像認識を利用したドライバ・アシスタンス・システム、多機能プリンタ、FA機器、放送用カメラ、監視システム、航空防衛関連機器などに向けて展開する考えだ。「高い処理性能を追求する用途では専用回路を備えたASICやASSPが必要になるでしょう。ただし、プロセスの微細化とともに開発コストが高騰していることから、最近ではASICやASSPを簡単に選択できなくなりました。そこで役立つのがZynq-7000ファミリです。少量多品種生産に対応するうえでも有利です」(同社 橘 幸彦氏)。

図A⃝Xilinxが提供する包括的なEPPプラットフォーム
[画像のクリックで拡大表示]

さらにZynq-7000ファミリの特長で見逃せないのは、既存の開発環境を、そのまま活用できるので、最小限の投資で導入できることだ。「ソフトウエアの開発には、Cortex-A9 MPCoreに対応した既存の開発ツールを使うことができます。ハードウエア開発についても、ザイリンクスが提供しているISE Design Suiteをはじめ、サードパーティーのHDL開発環境が利用可能です」(Monboisset氏)。ザイリンクスは、デバイスを提供するだけでなく、Zynq-7000ファミリを軸にアプリケーションの開発までをサポートする包括的なプラットフォームを提供する考えだ(図A)。

「Zynq-7000ファミリは、コスト重視のシステムにも適用できる組み込みデバイスです。最小規模のZ-7010ならば15US $以下(10万個以上注文時)で提供できます」(Monboisset氏)。価格競争力を維持しながら柔軟な設計を可能にするZynq-7000ファミリは、幅広い分野の組み込みシステム開発に新たな変革をもたらすだろう。



記事トップ >>

「Extensible Processing Platform(EPP)」とは、FPGA(Field Programmable Gate Array)の技術とハードウエアのCPUコアを組み合わせた新機軸の組み込みアプリケーション向けプラットフォームを指す言葉である。2010年4月に大手FPGAベンダーの米Xilinx Corp.が発表した。

EPPに基づくデバイスは、従来のASIC(特定用途向けIC)やASSP(Application Specifi c Standard Product)では実現できなかった「拡張性」や「柔軟性」を備えているのが特長だ。しかも、システムが必要とする様々な機能を1チップに集積できるので、汎用プロセッサと専用回路を組み合わせせた「2チップ・ソリューション」に対して、高性能や低消費電力、低コストを追求するうえで有利だという特長も備える。

二つのブロックを広帯域で結合

図1⃝Extensible Processing Platformのアーキテクチャ
[画像のクリックで拡大表示]

EPPは、「プロセッシング・システム」と「プログラマブル・ロジック」の大きく二つのブロックから成る(図1)。プロセッシング・システムには、CPUコアを中心に、L1キャッシュ、L2キャッシュ、オンチップ・メモリ、メモリ・コントローラ、各種DMA(Direct Memory Access)などが実装されている。プログラマブル・ロジックは、プログラミング可能な多数のロジック・セルや入出力回路などが実装されているブロックである。

この二つのブロックの間は、広帯域幅を特長とするインターコネクト・バス「AMBA-AXI4」と多数の内部配線を介して接続されており、ブロック間で大量のデータを高速転送できる。このためプロセッシング・システムでプログラマブル・ロジックのコンフィグレーションができるほか、プロセッシング・システムがプログラマブル・ロジックを様々なアクセラレータとして使うこともできるようになっている。つまり、プログラマブル・ロジックが、ASICやASSPにはない柔軟性や拡張性をEPPにもたらす。さらに1チップ上に用途に特化したアクセラレータを実現できるようにしたことで、消費電力やコストを抑えながら高いパフォーマンスを追求することも可能だ。

例えば、マイクロプロセッサでは処理能力が足りない場合、専用LSIを追加して解決することもできる。ただし、LSIの数が増えるので、コストや実装面積、消費電力の点で不利になる。さらにそのような専用LSIを使う方法では、開発に時間がかかるうえに、開発コストの負担が大きい。EPPに基づくプロセッサならば、いずれの問題も解決できる。

ソフトとハードを並行して開発

図2⃝EPPの開発フロー
[画像のクリックで拡大表示]

EPPのアーキテクチャがもたらす利点で、もう一つ見逃せないのが、ロジック回路の設計者とソフトウエアの設計者が並行して作業を進めることができることだ(図2)。これによって開発の効率化を図れる。

EPPの場合は、プロセッシング・システムがプログラマブル・ロジックのコンフィグレーションを実行する仕組みを採用しているので、ソフトウエアとハードウエアの開発フローを分離しやすい。こうした開発手法を導入した場合、それぞれの設計者が使い慣れたプログラミング環境で開発を進めることができるという利点もある。

お問い合わせ